当前位置:品慧电子 >> 搜索 >> 与“ESD”相关的内容
    

电源管理CMOS电路的ESD保护结构设计

【导读】静电放电(ESD - ElectroStatic Discharge)会给电子器件带来破坏性的后果,是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展,CMOS电路的尺寸不断缩小,管子的栅氧厚度越来越薄,芯片的面积规模越来越大,MOS管能承受的电流和电压也越来越小,而外围的使用环境并未改变,因此要进一步优化电路的抗ESD性能。1、引言静电放电(ESD - ElectroStatic Discharge)会给电子器件带来破坏性的后果,是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展,CMOS电路的尺寸不断缩小,管

RF/微波硬件工程师需知的:射频模块类产品,ESD抗扰度应当如何考虑?

【导读】 硬件工程师在设计产品时,ESD抗扰度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害,射频模块对静电更加敏感。那么针对射频模块类产品,ESD抗扰度应当如何考虑和设计呢?硬件工程师在设计产品时,ESD抗扰度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害,射频模块对静电更加敏感。那么针对射频模块类产品,ESD抗扰度应当如何考虑和设计呢?关于ESD抗扰度等级,不同产品不同行业对应着不同的标准,国际电工委员会所颁布的IEC61000-4-2标准适合于各种电气与电子设备做电磁兼容

电源管理电路级静电防护设计技巧与ESD防护方法

【导读】常见的静电模型有:人体模型(HBM),带电器件模型,场感应模型,场增强模型,机器模型和电容耦合模型等。芯片级一般用HBM做测试,而电子产品则用IEC 6 1000-4-2的放电模型做测试。为对 ESD 的测试进行统一规范,在工业标准方面,欧共体的 IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准;电子产品必须符合这一标准之后方能销往欧共体的各个成员国。静电放电(ESD)理论研究的已经相当成熟,为了模拟分析静电事件,前人设计了很多静电放电模型。因此,大多数生产厂家都把 IEC 61000-4-2看作是 ESD 测试的事实标准。我国的国家

EMI/EMC技术干货:ESD应对策略六条

【导读】ESD试验作为EMC测试标准的一项基本测试项目,如果产品的前期设计考虑不足,加上经验不够的话,往往会让人焦头烂额。一般中小型企业,如果没有专门的EMC工程师,往往这项工作就必须由硬件工程师来承担。对于整机来说,ESD抗扰能力不仅仅来自芯片的ESD耐压,PCB的布局布线,甚至与工艺结构也有密切关系。常见的ESD试验等级为接触放电:1级——2KV;2级——4KV;3级——6KV;4级——8KV;空气放电:1级——2KV;2级——4KV;3级——8KV;4级——15KV

EMI/EMCESD静电屏蔽防护方法

【导读】对ESD进行防护的最好方法,是敏感器件进行静电屏蔽和磁场屏蔽,静电屏蔽可用导电良好的金属屏蔽片来阻挡电场力线的传输。一般有了静电屏蔽,磁场屏蔽就不再是十分需要的了,因为当高频磁力线穿过金属屏蔽片时,会在金属屏蔽片中感应产生回路电流(涡流),此电流产生磁场方向正好与干扰磁场的方向相反,两者虽然不能完全抵消,但可以互相抵消大部分,从而同样可以降低磁场产生的干扰。以下是对ESD 进行静电屏蔽防护的原理图。这里需要特别说明的是,对ESD 进行静电屏蔽防护的金属屏蔽片是可以不需要接地的。经屏蔽之后,在

电源管理PCB板“ESD保护电路设计”实战经验分享!

【导读】来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。在PCB板的设计当中,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。以下是一些常见的

电源管理PCB板边缘的敏感线为何容易ESD干扰

【导读】某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。[现象描述]某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。[原因分析]ESD干扰进入产品内部电路,形式多种多样。对于本案例中的被测产品来说,其测试点为接地点,大部分的ESD干扰能量将从接地线流走, 也就是说ESD电流并没有直

电源管理PCB板设计时必须考虑到的防静电ESD问题

【导读】PCB板 layout对防静电影响重大,所以必须在layout前就得考虑ESD防护问题,而不是在板子出来后才加以修正。加TVS diode绝对是简单而实用的防ESD方式,但它还是需要在画线路图时就选好具体料号或封装,并在PCB上留好位置,一旦在测试当中没办法通过时就可以把它加上再测,当然,如果不加TVS也能通过那就更好了。如果没留位置且测试通不过,这是件麻烦事。TVS应用时需要考虑layout,需要考虑泄放路径的最短化,再好的TVS如果layout不好,它同样没办法起到防ESD的作用。不管选择怎样的TVS器件,它们在电路板上的布局非常重要。尽

EMI/EMC抑制麦克风线TDMA噪音、改善接收灵敏度及抑制ESD的产品对策

【导读】在智能手机等麦克风线中,若蜂窝或WiFi的通信电波引起干扰并侵入时,其一部分会变为称为TDMA噪音的可听频带噪音成分,此时会从扬声器中发出令人不适的杂音。TDK噪音滤波器与贴片压敏电阻的组合进行的对策不会对信号造成影响,其能够极为有效地抑制TDMA噪音,还能带来改善蜂窝及WiFi通信的接收灵敏度,以及抑制ESD等各种优点。将音频接口运用于IoT设备在IoT社会中,AI扬声器(智能扬声器)的市场迅速扩大。AI扬声器与传统型ICT设备的不同点在于,其接口是通过音频使人与设备相互联系,而其关键设备则是作为声音传感器的麦克风。

电源管理关于ESD的常识及防护

【导读】ESD是Electro Static Discharge英文的缩写,中文含义即静电放电:处于不同电位的两个物体之间,由于直接接触或静电场感应导致的电荷传输(转移)。可见,静电与静电放电(ESD)是完全不同的物理概念或物理过程。一个是“静”,一个是“动”。 伴随着静电放电,往往有电量的转移、电流的产生和电磁场辐射。1 何为静电静电是物体表面过剩或不足的静止电荷。1.静电是一种电能,它留存物体表面。静电是正电荷 和负电荷在局部范围内失去平衡的结果;静电是通过电子或离子转移而形成的。2.静电现象是电

EMI/EMC村田:在使用TVS的ESD对策中处理蜂窝频段谐波噪声的方法

【导读】村田推出的ESD保护装置用于天线周边的滤波器以及保护IC不受静电损坏,抑制低频段的插入损耗。不用担心TVS中发生的谐波噪声。使用TVS的ESD对策的改善作为天线周边产品的ESD对策,如果使用TVS的话,无论如何,由于输出信号时的谐波噪声都会降低接收灵敏度。*TVS是使用了齐纳二极管式的半导体ESD保护装置。另外,村田将陶瓷ESD保护装置命名为A-TVS(Advanced-TVS)TVS引起谐波噪声的原因一般使用TVS的场合,即使信号振幅超过TVS的击穿电压(VBR)的一瞬间,信号波形也会失真。因此,信号频率外谐波噪声发生,受其他信号干扰

EMI/EMCESD对策:减少低频带插入损耗的方法

【导读】L+C无论如何会出现ESD保护性能不足的可能。特别是用金属外壳或金属框架的天线,ESD保护性能的问题一直在增加。另外,为了提高ESD保护性能而降低并联的电感值的话,会导致低频段的插入损耗增加。这该怎么办呢?对策方法和效果:村田的陶瓷ESD保护装置将A-TVS(LXES**A系列)和电容器组合起来,提高ESD耐性并抑制低频带的插入损耗。*村田的陶瓷ESD保护装置(LXES**A系列)容量低,具有ESD耐性以及有良好的ESD保护性能,因此被称为A-TVS(Advanced-TVS)LXES **A系列的对策效果事例用村田的A-TVS(LXES**A系列)和电容器来

电源管理ESD器件对高速信号的影响是什么?

【导读】电子产品的应用随着可见,那么电子产品的静电防护成为了电子产品设计中必不可少的工作。在有外部接口的电子产品中,几乎都会有ESD防护器件。电子产品的应用随着可见,那么电子产品的静电防护成为了电子产品设计中必不可少的工作。在有外部接口的电子产品中,几乎都会有ESD防护器件。高速电路设计的系统工程师或者硬件工程师必须仔细选择在设计中所需要的所有元器件,选择合适的ESD保护元件就具有比以前更大的挑战性,因为ESD器件在一些高速电路接口上已经变得不再是一个简单的ESD器件

互连技术PCB割地对系统ESD是否有影响?

【导读】在寻找EMC相关资料时发现某国外emc大神写的关于ESD的测试报告,该报告对pcb layout非常有参考价值,从实际测试出发,由表象反应理论,因此将该英文测试报告翻译并提炼出来呈现给大家,希望此文章对各位硬件工程师有所帮助。在普通的双面板子上,焊有两条导电测试路径(如图1),导线A,线路连续,且正下方贴有30cm铜箔。导线B,有1/3段线路走底层,且正下方贴的铜箔不连续。图1测试板右端为3kv ESD静电施加放电点(端接47ohm负载阻抗),左端SMA接口与示波器连接,测试布置如图2。图2测试结果

电源管理逐步讲解ESD保护的原理及注意点

【导读】如何在电路里面涉及保护电路,当外界有静电的时候我们的电子元器件或系统能够自我保护避免被静电损坏(其实就是安装一个避雷针)。这也是很多IC设计和制造业者的头号难题,很多公司有专门设计ESD的团队,今天我就和大家从最基本的理论讲起逐步讲解ESD保护的原理及注意点。先来谈静电放电(ESD: Electrostatic Discharge)是什么?这应该是造成所有电子元器件或集成电路系统过度电应力破坏的主要元凶。因为静电通常瞬间电压非常高(>几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。所以预防静电损伤是所有IC设计和

EMI/EMCEMC篇:ESD应对策略详细分析

【导读】作为EMC测试标准的一项基本测试项目:ESD试验,如果产品的前期设计考虑不足,加上经验不够的话,往往会让人焦头烂额。一般中小型企业,如果没有专门的EMC工程师,往往这项工作就必须由硬件工程师来承担。对于整机来说,ESD抗扰能力不仅仅来自芯片的ESD耐压,PCB的布局布线,甚至与工艺结构也有密切关系,下面是ESD应对策略详细分析。常见的ESD试验等级为接触放电:1级——2KV;2级——4KV;3级——6KV;4级——8KV;空气放电:1级——2KV;2级——4KV;3级&mda

电源管理干货|老工程师带你飞 轻松理解ESD

【导读】一直想给大家讲讲ESD的理论,很经典。但是由于理论性太强,如果前面那些器件理论不懂的话,这个大家也不要浪费时间看了。任何理论都是一环套一环的,如果你不会画鸡蛋,注定了你就不会画大卫。静电放电(ESD: Electrostatic Discharge),应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS: Electrical Over Stress)破坏的主要元凶。因为静电通常瞬间电压非常高(>几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。所以预防静电损伤是所有IC设计和制造的头号难题。静电,通常都是人为产生的,如生产、

电源管理分享控制ESD的基本方法

【导读】我们都知道静电不能被消除,只能被控制。本文将会给大家分享控制ESD的基本方法,从堵和导两方面入手开始了解,再进一步举例分析方法。静电不能被消除,只能被控制。控制ESD的基本方法:堵从机构上做好静电的防护,用绝缘的材料把PCB板密封在外壳内,不论有多少静电都不能到释放到PCB上。导有了ESD,迅速让静电导到PCB板的主GND上,可以消除一定能力的静电。对于金属外壳接地的产品我来分析一下ESD问题。先来分析金属外壳的整机系统的ESD的设计,参考如下结构:1、静电释放于机壳,由于没有理想的接地,会在机

电源管理如何轻松解决ESD静电问题?

【导读】静电是人们非常熟悉的一种自然现象。静电的许多功能已经应用到军工或民用产品中,如静电除尘、静电喷涂、静电分离、静电复印等。然而,静电放电ESD(Electro-Static Discharge)却又成为电子产品和设备的一种危害,造成电子产品和设备的功能紊乱甚至部件损坏。现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标

电源管理LEIDITECH TVS ARRAY 的ESD防护设计要点

【导读】上海雷卯电子工程师在负责电力行业的智能采集终端项目升级时,即根据客户的新需求和国网、南网新标准对原设计进行改进。在做原产品的静电(ESD)抗扰度4级试验,即接触放电±8kV时,发现以太网会中断,直到ESD干扰消除后才能恢复正常,如图1所示,这种现象不满足国网、南网标准中“实验过程中,以太网偶尔中断,但能自行恢复”的规定,CLASS B的要求。图1:以太网中断不能重连有ESD设计经验的人一般都知道静电干扰途径主要为地传导、信号线+电源线+I/O线传输和空间辐射三种。针对以上三种干扰改进ESD设计的