[传感技术]寄生电感的介绍
不知道大家在调试电路的时候，有没有遇到这种情况，就是板子上所有的元器件参数和焊接都是正确的，可是通电以后，电路中的某些器件立马就发生了损坏。这种现象很有可能跟电路中一种隐藏的东西有关 -- 寄生电感。本文引用地址：http://www.eepw.com.cn/article/202211/440448.htm顾名思义，寄生电感是指寄生在电路板的PCB走线或其他元器件上的电感。一般来说，有导线的地方就会有寄生电感，比如PCB上的铜线、过孔，甚连芯片内部的bonding线上都会存在一定量的寄生电感，这些寄生电感的感量一般是从几nH到几十nH不等。●
[电感器]寄生电感怎么产生的_寄生电感产生原因是什么
寄生电感简介寄生电感一半是在PCB过孔设计所要考虑的。在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08h［ln（4h/d）+1］其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH。
[电感器]什么是寄生电感_PCB寄生电容和电感计算
什么是寄生电感寄生电感一半是在PCB过孔设计所要考虑的。在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感。L=5.08h［ln（4h/d）+1］其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH 。如
[电路保护]寄生电感的影响
品慧电子讯LP6451内部集成了两个MOS管，构成同步Buck电路中所必须的上管和下管，同样由于PCB上的走线，Die与芯片引脚之间Bonding线都会带来寄生电感，我们在分析LP6451的MOS管应力时，就需要把这些寄生电感都考虑进来，而图1就是LP6451功率部分的实际等效电路图。 前面我们介绍了什么是寄生电感，以及寄生电感对输入端的影响，本期，我们来聊一下寄生电感对Buck电路中开关管的影响。 寄生电感对开关管的影响 LP6451内部集成了两个MOS管，构成同步Buck电路中所必须的上管和下管，同样由于PCB上的走线，Die与芯片引脚之间Bonding线都会带来寄
[电源管理]寄生电感的优化
上期我们介绍了寄生电感对Buck电路中开关管的影响，本期，我们聊一下如何优化寄生电感对电路的影响。寄生电感的优化在实际电路中，寄生电感最主要的来源是PCB上的走线以及过孔，PCB板上的走线长度越长，过孔的深度越大,寄生电感就越大。输入端走线优化要减少通电瞬间，寄生电感对输入电容上电压的影响，就需要降低电路中寄生电感的感值，最有效的方法就是减少从电路输入端到输入电容的走线长度，当从输入端到输入电容之间必须使用过孔时，我们可以选择厚度较薄的PCB板，减少过孔的深度，同时多打过孔，使寄生电感并联从而降低输入端到电容
[互连技术]如何“布局”电路上的贴片电容才会降低寄生电感？
品慧电子讯之前了解的关于“滤波电容”的一篇文章中有涉及，插件电容，由于引脚的原因，会产生寄生电感。所以电容的引线越短，寄生电感越小，那么贴片电容由于没有引脚，能够最大限度的减小寄生电感。之前了解的关于“滤波电容”的一篇文章中有涉及，插件电容，由于引脚的原因，会产生寄生电感。所以电容的引线越短，寄生电感越小，那么贴片电容由于没有引脚，能够最大限度的减小寄生电感。其实在电路板布局时，如果能够巧妙的在贴片电容周围增加过孔，此时也会更大程度上降低寄生电感。如图1所
[电感器]寄生电感怎么产生的_寄生电感产生原因是什么
寄生电感简介寄生电感一半是在PCB过孔设计所要考虑的。在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：L=5.08h［ln（4h/d）+1］其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050［ln（4x0.050/0.010）+1］=1.015nH。
[电容器]测量寄生电容与寄生电感
电容器与电感器都不是理想器件。一个电容器会有一定量的串联电感（称为寄生电感）。寄生电感由电容器中的导体（特别是引线）产生。老式电容器，如20世纪60年代以前就开始使用的蜡纸介质电容器件中，串联电感很大。由于电感是与电容串联的，所以构成了一个串联谐振电路。 电容，电容器的简称，是电子设备中大量使用的电子元件之一，广泛应用于隔直、耦合、旁路、滤波、调谐回路、能量转换、控制电路等方面。 电容的寄生电感和寄生电阻主要是指它的引线和极板形成的电感和电阻，尤其是容量较大的电容更为明显。如果你解剖过电容器，会
[电感器]寄生电感测量仪该如何设计？电感在高温度环境工作会有影响吗？
寄生电感测量仪该如何设计实际的电容元件存在着分布参数，其中对电容本身特性影响最大的是寄生电感，这些寄生电感与电容本身构成谐振回路，使电容在使用时有了一定的局限性，因此，能够测量出电容本身寄生电感的大小，可以在使用时更合理的选择电容元件。由于寄生电感的电感量很小，多为nH 级别，导致绝大部分LCR 电桥无法测量电容本身的寄生电感。为了准确的测量寄生电感，文中描述了一种利用自谐振原理的测量方法，结合DDS 扫频技术可以快速完成寄生电感的测量，其测量方法简单精确，将能够满足大多数场合的应用。1 测量原理实际电容由于
[电感器]寄生电感和MOSFET的交互关系是什么？双向开关电感电路图分析设计
寄生电感和MOSFET的交互关系是什么高效率已成为开关电源（SMPS）设计的必需要求。为了达成这一要求，越来越多许多功率半导体研究人员开发了快速开关器件，举例来说，降低器件的寄生电容，并实现低导通电阻，以降低开关损耗和导通损耗。这些快速开关器件容易触发开关瞬态过冲。这对SMPS设计中电路板布局带来了困难，并且容易引起了栅极信号振荡。为了克服开关瞬态过冲，设计人员通常采取的做法是借助缓冲电路提高栅极电阻阻值，以减慢器件开关速度，抑制过冲，但这会造成相对较高的开关损耗。对于采用标准通孔封装的快速开关器件，
[电路保护]专家剖析：封装寄生电感是否会影响MOSFET性能？
在处理电路板布局和器件封装产生的寄生电感时，快速开关器件接通和关断控制是关键问题。本文英飞凌专家分析了快速开关MOSFET封装寄生电感对开关性能的影响。封装源电感是决定切换时间的关键参数，后者与开关速度和开关可控性密切相关。高效率已成为开关电源（SMPS）设计的必需要求。为了达成这一要求，越来越多许多功率半导体研究人员开发了快速开关器件，举例来说，降低器件的寄生电容，并实现低导通电阻，以降低开关损耗和导通损耗。这些快速开关器件容易触发开关瞬态过冲。这对SMPS设计中电路板布局带来了困难，并且容易引起了栅极信号
[整流滤波]基于DDS的寄生电感测量仪设计
中心议题： 基于DDS的寄生电感测量仪的测量原理 寄生电感测量仪的扫频发生器设计 寄生电感测量仪的谐振点检测电路分析 寄生电感测量仪的主要软件流程设计解决方案： 基于DDS的寄生电感测量仪的设计 采用网络分析仪检测寄生电感测量仪的测量结果精确的测量寄生电感， 对于电容的合理应用具有十分重要的意义。本文介绍了一种利用LC 谐振原理测量电容自身寄生电感的方法。利用直接数字合成器产生可编程的扫频信号激励含有寄生电感的电容，同时采用对数检波器对经过待测网络后的信号进行检波，在利用AD 转换器采集检波器输出
[生产测试]基于DDS的寄生电感测量仪设计
中心议题： 基于DDS的寄生电感测量仪的测量原理 寄生电感测量仪的扫频发生器设计 寄生电感测量仪的谐振点检测电路分析 寄生电感测量仪的主要软件流程设计解决方案： 基于DDS的寄生电感测量仪的设计 采用网络分析仪检测寄生电感测量仪的测量结果精确的测量寄生电感， 对于电容的合理应用具有十分重要的意义。本文介绍了一种利用LC 谐振原理测量电容自身寄生电感的方法。利用直接数字合成器产生可编程的扫频信号激励含有寄生电感的电容，同时采用对数检波器对经过待测网络后的信号进行检波，在利用AD 转换器采集检波器输出
[耦合技术]基于DDS的寄生电感测量仪设计
中心议题： 基于DDS的寄生电感测量仪的测量原理 寄生电感测量仪的扫频发生器设计 寄生电感测量仪的谐振点检测电路分析 寄生电感测量仪的主要软件流程设计解决方案： 基于DDS的寄生电感测量仪的设计 采用网络分析仪检测寄生电感测量仪的测量结果精确的测量寄生电感， 对于电容的合理应用具有十分重要的意义。本文介绍了一种利用LC 谐振原理测量电容自身寄生电感的方法。利用直接数字合成器产生可编程的扫频信号激励含有寄生电感的电容，同时采用对数检波器对经过待测网络后的信号进行检波，在利用AD 转换器采集检波器输出
[电路保护]高速CMOS,模拟集成电路中的静电保护电路设计
中心议题： 集成电路失效的主要原因是静电放电 分析静电放电保护的基本原理，指出传统ESD 保护电路的局限性 提出新电路结构并仿真得出结论解决方案： 采用ESD 保护电路，避免静电将内部电路击穿 RC应该大于ESD 脉冲的时间常数，同时短于一般上电的时间常数 建立合适的仿真模型并进行有效的仿真随着超大规模集成电路工艺技术的不断提高，目前CMOS 集成电路已经进入了超深亚微米阶段，MOS 器件的尺寸不断缩小，栅氧化层厚度越来越薄，其栅耐压能力显著下降，集成电路失效的产品中有35 %是由于ESD 问题所引起的。 因此CMOS
[电源管理]DC-DC转换器中PCB布线寄生电感对于效率的影响
中心议题： DC-DC转换器的PCB寄生电感测试试验 DC-DC转换器中PCB布线寄生电感对于效率的影响解决方案： 栅极电感的影响 源极电感的影响 漏极电感的影响 栅-源极电感的影响 源极 HS - 源极LS电感的影响引言由于计算机工业朝着能在1V下提供高达200A电流的DC-DC转换器进发，因此，PCB布线技术需要满足这个极具挑战性的新兴转换器的要求。为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关MOSFET的源、漏、栅极相关的寄生电感。我们构建了一个用于测试DC-DC转换器的PCB，该转换器可输入1
